[1] 学術論文
(1) S. Yasuda, Y. Ohtomo, M. Ino, Y. Kado, H. Inokawa,
and T. Tsuchiya, "A 4:1 MUX Circuit Using 1/4 Micron CMOS/SIMOX for
High-Speed and Low-Power Applications", Jpn. J. Appl. Phys. vol. 35,Part
1, no. 2B, pp.902-905, Feb. 1996.
(2) 土屋，“ＳＯＩ ＭＯＳＦＥＴ −低消費電力・高速向け将来デバイス−”，電子情報通信学会誌，vol.79，no.3，pp.246-249，1996年3月．
[2] 国際会議
(1) T. Douseki, S. Shigematsu, Y. Tanabe, M. Harada, H.
Inokawa, and T. Tsuchiya, "A 0.5V SIMOX-MTCMOS Circuit with 200ps
Gate", ISSCC Dig. of Technical Papers, pp. 84-85, 1996.
(2) M. Ino, H. Sawada, K. Nishimura, M. Urano, H. Sudo,
S. Date, T. Ishihara, T. Takeda, Y. Kado, H. Inokawa, T. Tsuchiya, Y.
Sakakibara, Y. Arita, K. Izumi, K. Takeya, and T. Sakai,"0.25μm CMOS/SIMOX Gate Array LSI", ISSCC Dig. of Technical Papers,
pp. 86-87, 1996.
(3) H. Koizumi, M. Shimaya, and T.
Tsuchiya,"Suppressing the Parasitic Bipolar Action of Ultra-Thin SOI
MOSFET's Using Back-Side-Bias-Temperature Treatment", Proc. Int'l
Reliability Phys. Symp., pp.27-32, 1996.
(4) K. Ikeda, Y. Okazaki, S. Nakayama, and T.
Tsuchiya,"Water Re-absorption into Hygroscopic Film in Interlayer
Dielectrics and Its Impact on Hot-Carrier Immunity", Symp. on VLSI
Technology, Tech. Dig., pp. 116-117, 1996.
(5) M. Harada, T. Douseki, and T. Tsuchiya,"Suppression
of Threshold Voltage Variation in MTCMOS/SIMOX Circuit Operating below
0.5V", Symp. on VLSI Technology, Tech. Dig., pp. 96-97, 1996.
(6) H. Inokawa, Y. Okazaki, K. Nishimura, S. Date, T.
Ishihara, T. Mizusawa, M. Miyake, T. Kobayashi, and T. Tsuchiya,"Highly
Robust 0.25-μm Single-poly-gate
CMOS with Inter-well Deep Trenches", Symp. on VLSI Technology, Tech. Dig.,
pp. 218-219, 1996.
(7) M. Ino, T. Tsuchiya, K. Takeya, and T. Sakai, “LSI Application of 0.25-um
CMOS/SIMOX Technology”, Int’l Conf. on Solid State Devices and Materials, Extended Abst., pp.482-484,
1996.
(8) M. Harada, C. Yamaguchi, and T. Tsuchiya, “1-V Multigigahertz MOSFET
Amplifier with an On-Chip Inductor Fabricated on a SIMOX Wafer”, Int’l Conf. on Solid State Devices and Materials, Extended Abst., pp. 485-487,
1996.
(9) S. Nakashima, T. Ohno, S. Nakamura, T. Ueki, Y.
Kado, T. Tsuchiya, T. Takeda, and T. Sakai, “Sacrificial Oxidation
Techniques of Top Si Layer to Reduce Source-To-Drain Leakage Current in 0.25-um
MOSFETs/SIMOX”, Proceedings 1996 IEEE Int’l SOI Conf., pp. 124-125, 1996.
(10) T. Tsuchiya, ”Stability and Reliability of Fully-Depleted
SOI MOSFET’s”, SPIE Symp. on Microelectronic Manufacturing, vol. 2875, pp.16-27,
1996. (Invited paper)
[3] 研究会、委員会等
(1) 門，大野，猪川，中嶋，土屋，西村，伊達，井野，武谷，酒井，“完全空乏型CMOS/SIMOX素子の低電圧･低消費電力VLSI構成要素としての特長−同じスタンバイリーク電流レベルのバルクLSIとの性能比較−”，電気学会
電子デバイス研究会資料，EDD-96-64，pp.1-7，1996.
(2) 佐藤，大野，土屋，小杉，石井，“極薄膜MOSFET/SIMOXのソース・ドレイン上に形成したW層の寄生バイポーラ効果への影響”，電子情報通信学会，シリコン材料・デバイス研究会資料，SDM95-266，pp.23-29，1996.
(3) 土屋，大野，田沢，富沢，“完全空乏型MOSFET/SIMOXの基板浮遊効果抑制策と信頼性”，電子情報通信学会，シリコン材料・デバイス研究会資料，SDM96-23，pp.53-59，1996.
(4) 沢田，井野，西村，首藤，山越，石原，門，土屋，“0.25μm CMOS/SIMOXゲートアレイLSI”，電子情報通信学会，シリコン材料・デバイス研究会資料，SDM96-47，pp.67-72，1996.
(5) 道関，重松，田辺，原田，猪川，土屋，“0.5V動作MTCMOS/SIMOX回路”，電子情報通信学会，シリコン材料・デバイス研究会資料，SDM96-55，pp.41-46，1996.
(6) 小泉，嶋屋，土屋，“Back-Side Bias-Temperature (BSBT)処理によるSOI-MOSFETの特性改善”，第６回RCJ信頼性シンポジウム，1996年11月12日
[4] 学会講演会
(1) 土屋，大野，田沢，富沢，“イオン注入で形成した再結合中心によるＳＯＩ
ＭＯＳＦＥＴ基板浮遊効果の抑制 [I] 基本原理とシミュレーション”，第４２回応用物理学関係連合講演会，26pE-10，1996．
(2) 大野，高橋，土屋，“イオン注入で形成した再結合中心によるＳＯＩ
ＭＯＳＦＥＴ基板浮遊効果の抑制 [II] Ar注入を用いた実験”，第４２回応用物理学関係連合講演会，26pE-11，1996．
(3) 門，大野，西村，井野，土屋，“イオン注入で形成した再結合中心によるＳＯＩ
ＭＯＳＦＥＴ基板浮遊効果の抑制 [III]
LSIへの適用”，第４２回応用物理学関係連合講演会，26pE-12，1996．
(4) 原田，道関，土屋，“低電圧MTCMOSのためのCMOS/SIMOXデバイス技術”，第４２回応用物理学関係連合講演会，26pE-13，1996．
(5) 猪川，中山，土屋，“溝分離の導入による接合リーク電流の低減”，第４２回応用物理学関係連合講演会，27pN-16，1996．
(6) 門，猪川，土屋，河合，佐藤，榊原，中嶋，山田，北村，中山，西村，伊達，井野，武谷，酒井，“完全空乏型CMOS/SIMOX素子の低電圧・低消費電力型VLSI構成要素としての優位性”，1996年電子情報通信学会総合大会，SC-7-3，1996.
(7) 大野，高橋，大高，榊原，土屋，“Arイオン注入による極薄膜nMOSFETs/SIMOXにおける寄生バイポーラ効果の抑制”，1996年電子情報通信学会総合大会，SC-7-5，1996.
(8) 佐藤，土屋，小杉，石井，“ソース／ドレイン上に選択W層を形成した1/4ミクロン級極薄膜MOSFET/SIMOXの特性”，1996年電子情報通信学会総合大会，SC-7-6，1996.
(9) 土屋，佐藤，門，田沢，“完全空乏型MOSFET/SIMOXにおける短チャネル効果 −DIBL効果と基板浮遊効果−”，第５６回応用物理学会学術講演会，7pR-4，1996.
(10) 原田，道関，土屋，“MTCMOS/SIMOXにおける閾値電圧ばらつきの抑制”，第５６回応用物理学会学術講演会，7pR-6，1996.
(11) 佐藤，門，土屋，小杉，“極薄膜CMOS/SIMOXの拡散層シート抵抗がゲート遅延に及ぼす影響”，第５６回応用物理学会学術講演会，7pR-8，1996．
(12) 中村，植木，中嶋，竹田，土屋，“0.25μm SIMOXにおけるMOSFETのソース･ドレインリーク解析”，第５６回応用物理学会学術講演会，9aP-2，1996．
(13) 中嶋，中村，門，土屋，竹田，大野，植木，酒井，“0.25μmゲートMOSFET/SIMOXのソースドレイン間リーク電流の低減化犠牲酸化法”，第５６回応用物理学会学術講演会，9aP-3，1996．
(14) 小泉，嶋屋，土屋，“バックサイドBTによるSOI-MOSFET寄生バイポーラ動作の抑制”，第５６回応用物理学会学術講演会，9aP-5，1996．
