[1] 学術論文
(1) T. Tsuchiya, M. Sakuraba, and J. Murota, "Characterization of Hot-Carrier Degraded SiGe/Si-Hetero-PMOSFETs," to be published in Thin Solid Films.


[2] 国際会議
(1)
T. Tsuchiya, M. Sakuraba, and J. Murota, "Direct Measurements of Trap Density in a SiGe/Si Hetero Interface by New Charge-Pumping Technique," Material Research Society (MRS) Symposium E: Semiconductor Defect Engineering, San Francisco, USA, E3.4, March 28-April 1, 2005. (Invited Paper)

(2) T. Tsuchiya, M. Sakuraba, and J. Murota, "Characterization of Hot-Carrier Degraded SiGe/Si-Hetero-PMOSFETs," Fourth International Conference on Silicon Epitaxy and Heterostructures (ICSI-4), Awaji Island, Hyogo, pp. 104-105, May 23-26, 2005.

(3) N. Shimoyama, H. Ishii, N. Sato, T. Kamei, K. Kudou, M. Yano, Y. Okazaki, T. Tsuchiya, and K. Machida, "Evaluation of MOSFET Characteristics with Thick Ynterconnection Formed by Gold Electroplating for Steamless Integration Technology," Advanced Metallization Conference (ADMETA) 2005, the 15th Asian Session, Tokyo, Japan, pp. 72-73, Oct. 13-14, 2005.

(4) T. Tsuchiya, S. Mishima, M. Sakuraba, and J. Murota, "Experimental Estimation of the Width of the Hot-Carrier-Degraded Region and the Density of Locally-Generated Hetero-Interface Traps in a SiGe/Si Heterostructure," 36th IEEE Semiconductor Interface Specialist Conference (SISC 2005), Arlington, VA, USA, 7.4, Dec. 1-3, 2005.

(5) T. Tsuchiya, M. Sakuraba, and J. Murota, "Quantitative Evaluation of tha Interface Trap Density in Nanometer-Thick SiGe/Si Heterostructures by Low-Temperature Charge Pumping Technique," Thirteen International Workshop on The Physics of Semiconductor Devices (IWPSD), New Delhi, India, pp. 1171-1175, Dec. 13-17, 2005. (Invited Paper)


[3] 研究会、委員会等
(1)


[4] 学会講演会
(1) 中村美一,土屋敏章,”プロセス損傷を受けたCMOSトランジスタのキャラクタリゼーション,”2005年度応用物理学会中国四国支部学術講演会,Fa-8,2005.7.30(島根大学).

(2) 水卜崇文,土屋敏章,”低温多結晶シリコンTFTにおけるACホットキャリア効果,”2005年度応用物理学会中国四国支部学術講演会,Fp-3,2005.7.30(島根大学).

(3) 浅沼弘展,三島誠史,櫻庭政夫,室田淳一,土屋敏章,”ホットキャリアによるSiGe/SiヘテロpMOSFET特性の劣化,”2005年度応用物理学会中国四国支部学術講演会,Fp-4,2005.7.30(島根大学).

(4) 三島誠史,櫻庭政夫,室田淳一,土屋敏章,”SiGeチャネルpMOSFETにおける局所劣化SiGe/Siヘテロ界面の評価,”2005年度応用物理学会中国四国支部学術講演会,Fp-5,2005.7.30(島根大学).

(5) 下山展弘,石井 仁,佐藤昇男,亀井敏和,工藤和久,矢野正樹,岡崎幸夫,土屋敏章,町田克之,”金めっきによる厚膜配線層形成後のMOSFET特性評価,”2005年(平成17年)秋季第66回応用物理学会学術講演会,7p-A-14,2005.9.7-9.11(徳島大学).

(6) 水卜崇文,土屋敏章,”交流ストレス・ゲート電圧印加による低温多結晶シリコンTFTのホットキャリア劣化,” 第7回HISS(IEEE広島支部学生シンポジウム),pp. 72-74, 2005.11.26-27(岡山大学).

(7) 三島誠史,櫻庭政夫,室田淳一,土屋敏章,”SiGeチャネルpMOSFETにおけるSiGe/Siヘテロ界面の評価,” 第7回HISS(IEEE広島支部学生シンポジウム),pp. 84-86, 2005.11.26-27(岡山大学).





研究業績(2005年)